二维半导体与高κ介电材料的集成对后硅时代电子器件发展至关重要，关键挑战在于开发具有无损界面且等效氧化层厚度（EOT）小于1 nm的超薄高κ介电质，以延续摩尔定律。在此背景下，华南师范大学工学部电子科学与工程学院（微电子学院）霍能杰研究员团队在高κ介电质及其电子器件方面取得突破性进展，相关成果以"Controllable growth of MoO₃ dielectrics with sub-1 nm equivalent oxide thickness for 2D electronics"为题，发表在《Nature Communications》上。工学部电子科学与工程学院（微电子学院）2022级硕士研究生李学明为本论文的第一作者，霍能杰研究员为通讯作者，我校为唯一完成单位。该研究发展了层状MoO₃介电材料的可控自支撑生长技术，其等效氧化层厚度（EOT）低至0.9 nm，介电常数超过40，并成功应用于二维电子器件，推动了后摩尔时代高性能、小型化、低功耗电子器件的发展。

介电性能突破：介电和击穿特性优异

栅极介电层作为晶体管的核心构件，一直以来都是前沿芯片制造领域的研究重点，课题组采用“垂直自生长”技术，实现了介电常数超过40的高κMoO₃介电质的可控生长，并具有优异的电容特性、抗击穿特性和绝缘特性，为未来低功耗、高集成晶体管的发展带来了重大突破。

图1. 垂直堆叠CMOS反相器及基准性能对比。

电子器件应用：高性能晶体管和垂直堆叠CMOS反相器

垂直生长的MoO₃能够实现原子级光滑且无损的表面，从而保持MoO₃的高介电特性和二维沟道材料的本征电学性能。采用MoO₃作为高κ栅介质的MoS₂晶体管展现出接近10⁸的高开关比、78 mV/dec的低亚阈值摆幅以及低于10^-4 A/cm²的漏电流；通过以MoO₃为栅介质集成n型MoS₂和p型WSe₂晶体管，实现了垂直堆叠CMOS反相器，解决了器件尺寸微缩化的关键挑战，为新一代电子器件应用提供了新选择和新方案。

此项研究工作获得国家自然科学基金、广东省自然科学基金、广东省芯片与集成技术重点实验室等项目的支持。目前，相关技术已申请发明专利1项。

论文链接：https://www.nature.com/articles/s41467-025-61972-y